`:top

Der Begriff `!Lockstep`! beschreibt im Bereich der `F33f`_`[Computertechnik`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Computertechnik]`_`f, insbesondere bei `F33f`_`[Prozessoren`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Prozessor]`_`f und `F33f`_`[Mikrokontrollern`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Mikrokontroller]`_`f, eine Methode zur `F33f`_`[Fehlertoleranz`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Hardware-Fehlertoleranz]`_`f und Fehlererkennung in der `F33f`_`[Hardware`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Hardware]`_`f, welche durch den Einsatz mehrerer gleicher oder gleichartiger Einheiten wie CPU-Kerne in `F33f`_`[Mehrkernprozessoren`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Mehrkernprozessor]`_`f erreicht wird.`:cite-ref-lit1-1-0[`F5bf`_`[1`#cite-note-lit1-1]`_`f] Der Name des Verfahrens leitet sich von dem Begriff `F33f`_`[englisch`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Englische_Sprache]`_`f `*lockstep marching`* ab, einem bei Militär und in manchen Gefängnissen anzutreffenden engen `F33f`_`[Gleichschritt`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Gleichschritt]`_`f. Prozessoren im Lockstepbetrieb, wie beispielsweise darauf ausgelegte `F33f`_`[ARM Cortex-R`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=ARM_Cortex-R]`_`f oder die Serie MPC57xx `F33f`_`[PowerPC`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=PowerPC]`_`f-Prozessoren, werden vor allem in sicherheitskritischen Anwendungen wie `F33f`_`[Motorsteuerungen`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Motorsteuerung]`_`f (ECU) von Fahrzeugen und in `F33f`_`[autonomen Triebwerksregelungen`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=FADEC]`_`f (FADEC) von Flugzeugen eingesetzt.

>>Contents

• `F0af`_`[Verfahren`#verfahren]`_`f

• `F0af`_`[Literatur`#literatur]`_`f

• `F0af`_`[Einzelnachweise`#einzelnachweise]`_`f

-─

>>Verfahren

Der Prozessoraufbau ähnelt bei Lockstep den von `F33f`_`[Parallelrechnern`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Parallelrechner]`_`f, allerdings dient die Parallelschaltung nicht der Leistungssteigerung der Rechenleistung, sondern alle CPU-Kerne arbeiten das exakt gleiche Programm oder den gleichen Algorithmus ab. Die Kontrolle und Bewertung durch Vergleich der Ergebnisse der einzelnen CPU-Kerne erfolgt daran anschließend in einzelnen, zeitlich engen und nicht unterbrechbaren Schritten (`F33f`_`[englisch`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Englische_Sprache]`_`f `*step`*). Durch die so erzielte `F33f`_`[Redundanz`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Redundanz_(Technik)]`_`f lassen sich hardwareseitige Ausfälle in einem der Prozessorkerne detektieren und darauf reagieren, wie dies bei einem `F33f`_`[Dual-Core`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Dual-Core]`_`f im Lockstep-Betrieb der Fall ist, oder durch Mehrheitsentscheidungen Fehler nicht nur Erkennen, sondern in gewissen Umfang auch korrigieren, wie dies bei Triple-Core-Prozessoren bei einem Einzelfehler der Fall ist.

Um Störungen, welche auf alle parallel betriebenen Prozessorkerne gleichmäßig und gleichzeitig einwirken, dieser Fall wird als sogenannter `F33f`_`[Ausfall mit gemeinsamer Ursache`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Ausfälle_aufgrund_gemeinsamer_Ursache]`_`f bezeichnet, sicher erkennen zu können, werden die einzelnen Prozessoren um einige wenige `F33f`_`[Taktzyklen`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Taktsignal]`_`f zeitlich versetzt betrieben. Dadurch wirkt sich die gemeinsame Störungsursache in unterschiedlichen Zuständen der einzelnen Cores aus und lässt sich so im anschließenden Vergleich der Ergebnisse als Abweichung feststellen.`:cite-ref-mpc5744-2-0[`F5bf`_`[2`#cite-note-mpc5744-2]`_`f]

Die Fehlererkennung beschränkt sich bei diesem Verfahren auf die Erkennung und ggf. Korrektur von hardwarebedingten Ausfällen im elektronischen Bauelement, auf `F33f`_`[Single Event Upsets`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Single_Event_Upset]`_`f (SEU) oder `F33f`_`[Latch-Up-Effekten`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Latch-Up-Effekt]`_`f in einen der CPU-Kerne oder im Bereich der getrennt ausgeführten `F33f`_`[Stromversorgung`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Voltage_Regulator_Module]`_`f. Systematische Fehler im Programmcode oder Entwicklungsfehler im Algorithmus lassen sich mit Lockstep grundsätzlich nicht erkennen oder kompensieren.

>>Literatur

• Hans-Leo Ross: Functional Safety for Road Vehicles: New Challenges and Solutions for E-mobility and Automated Driving. Springer, 2016, ISBN 978-3-319-33360-1.

• A. Avizienis, `F33f`_`[H. Kopetz`:/page/entry.mu`zim=wikipedia_de_all_nopic_2026-01.zim|entry_path=Hermann_Kopetz]`_`f, J.C. Laprie: The Evolution of Fault-Tolerant Computing. Springer Science & Business Media, 2012, ISBN 978-3-7091-8871-2.

>>Einzelnachweise

`:cite-note-lit1-1`!1.`! `F0af`_`[↑`#cite-ref-lit1-1-0]`_`f M. Baleani et al.: `*Fault-Tolerant Platforms for Automotive Safety-Critical Applications.`* International Conference on Compilers, Architecture, and Synthesis for Embedded Systems (CASES), 30. Oktober 2003, archiviert vom Original (nicht mehr online verfügbar) am 9. August 2017; abgerufen am 8. März 2018 (Chapter 3: A Survey of Fault-Tolerant Multi-Processor Architectures). `!Info:`! Der Archivlink wurde automatisch eingesetzt und noch nicht geprüft. Bitte prüfe Original- und Archivlink gemäß Anleitung und entferne dann diesen Hinweis.@1@2Vorlage:Webachiv/IABot/embedded.eecs.berkeley.edu

`:cite-note-mpc5744-2`!2.`! `F0af`_`[↑`#cite-ref-mpc5744-2-0]`_`f `*Safety Manual for MPC5744P.`* NXP (Firmenschrift), abgerufen am 17. März 2020 (Chapter 3.2: Dual-core lockstep).

`c`F0af`_`[↑ Back to top`#top]`_`f`a